

2.4G Transceiver HW2000B

数 据 手 册

- ☐ 产品简介
- ☒ 数据手册
- ☐ 产品规格

上海东软载波微电子有限公司

2022 年 6 月 8 日

产品订购信息

型号	封装
HW2000BSC	SOP14
HW2000BNF	QFN20

地 址：中国上海市徐汇区古美路 1515 号凤凰园 12 号楼 3F

邮 编：200235

E-mail: support@essemi.com

电 话：+86-21-60910333

传 真：+86-21-60914991

网 址：http://www.essemi.com

版权所有©

上海东软载波微电子有限公司

本资料内容为上海东软载波微电子有限公司在现有数据资料基础上慎重且力求准确无误编制而成，本资料中所记载的实例以正确的使用方法和标准操作为前提，使用方在应用该等实例时请充分考虑外部诸条件，上海东软载波微电子有限公司不担保或确认该等实例在使用方的适用性、适当性或完整性，上海东软载波微电子有限公司亦不对使用方因使用本资料所有内容而可能或已经带来的风险或后果承担任何法律责任。基于使本资料的内容更加完善等原因，上海东软载波微电子有限公司保留未经预告的修改权。使用方如需获得最新的产品信息，请随时用上述联系方式与上海东软载波微电子有限公司联系。

修订历史

版本	修改日期	更改概要
V1.0	2018-08-08	初版
V1.1	2018-11-20	增加 QFN20 封装，修订了管脚说明和参考设计
V1.2	2019-3-14	变更 Logo
V1.3	2019-4-22	1. 新增 PKG_RSSI 寄存器相关信息 2. 更改 ACK 重发次数说明
V1.4	2020-4-10	1. 更改参考的应用笔记名称 2. 更新低功耗接收模式电流
V1.5	2021-5-20	在参考设计上增加 CE 脚滤波电容，并在管脚说明上进行注释。
V1.6	2022-6-8	公司地址信息更新

目 录

内容目录

第 1 章	芯片简介	9
1.1	芯片概述	9
1.2	芯片主要特性	9
1.3	结构框图	10
1.4	管脚说明	11
第 2 章	芯片工作模式控制	13
2.1	POWER DOWN 模式	13
2.2	SLEEP 模式	13
2.3	IDLE 模式	14
2.4	TX 模式	14
2.5	RX 模式	14
第 3 章	包结构	15
3.1	PTX 发送数据包结构	15
3.2	PRX 发送 ACK 包结构	16
第 4 章	芯片链路控制方式	17
4.1	硬件链路控制方式	17
4.2	软件链路控制方式	17
第 5 章	多 PIPE 逻辑通道	18
第 6 章	自动响应 ACK 与自动重传 ART	19
6.1	ACK 不带 ACK PAYLOAD	19
6.2	ACK 带 ACK PAYLOAD	19
第 7 章	数据与控制接口	20
7.1	FIFO	20
7.2	中断	21
7.2.1	硬件链路控制中断	21
7.2.2	软件链路控制中断	25
7.3	SPI 通信接口	25
7.3.1	SPI 帧格式	25
7.3.2	寄存器访问时序	26
7.3.3	FIFO 访问时序	26
7.3.4	SPI 时序参数	27
第 8 章	其它功能与设置	28
8.1	芯片复位	28
8.2	频点设置	28
8.3	自动频偏校正(AFC)	28
8.4	软件频偏校正	28
8.5	前导码指示	29
8.6	RSSI 功能	29
8.7	载波检测指示(Carrier Detect)功能	29
8.8	FEC、CRC、SCRAMBLE 功能	29
8.9	定长功能	30

8.10	PAD 上拉、滤波、大电流驱动功能	30
第 9 章	寄存器.....	31
9.1	寄存器列表	31
9.2	寄存器说明	32
第 10 章	封装信息	47
10.1	SOP14 封装.....	47
10.2	QFN20 封装.....	48
第 11 章	参考设计	49
11.1	SOP14 封装参考设计	49
11.1.1	SOP14 封装参考设计图	49
11.1.2	SOP 封装设计注意事项.....	50
11.2	QFN20 封装参考设计	51
11.2.1	QFN20 封装参考设计图	51
11.2.2	QFN20 封装设计注意事项.....	52
第 12 章	电气特性	53
第 13 章	术语解释	55

图目录

图 1-1	HW2000B 结构框图	10
图 1-2	QFN20 封装示意图	11
图 1-3	SOP14 封装示意图	12
图 2-1	工作模式控制示意图	13
图 3-1	PTX 发送数据包结构示意图.....	15
图 3-2	PRX 发送 ACK 包结构示意图	16
图 5-1	4 路 PIPE 通讯示意图	18
图 7-1	FIFO 控制示意图.....	20
图 7-2	ACK 不使能情况中断示意图	21
图 7-3	ACK 使能不带 ACK PAYLOAD 中断示意图.....	21
图 7-4	PTX 自动重传情况 1 中断示意图	22
图 7-5	PTX 自动重传情况 2 中断示意图	22
图 7-6	PTX 自动重传情况 3 中断示意图(重发超时, 重发次数为 2)	23
图 7-7	PRX 自动重收中断示意图.....	23
图 7-8	ACK 带 ACK PAYLOAD 情况中断示意图.....	24
图 7-9	PTX 接收 ACK CRC ERROR 情况中断示意图.....	24
图 7-10	PRX 无满足条件 ACK PAYLOAD 发送情况中断示意图.....	24
图 7-11	软件链路控制方式下中断示意图	25
图 7-12	SPI 帧格式	25
图 7-13	SPI 写寄存器时序	26
图 7-14	SPI 读寄存器时序	26
图 7-15	SPI 写 FIFO 时序	26
图 7-16	SPI 读 FIFO 时序	26
图 7-17	SPI 时序参数示意图.....	27
图 8-1	数据扰码生成器.....	30
图 10-1	SOP14 封装信息	47
图 10-2	QFN20 封装信息	48
图 11-1	SOP14 封装参考设计 SCH 图.....	49
图 11-2	SOP14 封装参考设计 PCB 图.....	49
图 11-3	QFN20 封装参考设计 SCH 图.....	51
图 11-4	QFN20 封装参考设计 PCB 图.....	51

表目录

表 1-1	QFN20 封装管脚说明.....	11
表 1-2	SOP14 封装管脚说明.....	12
表 7-1	SPI 时序参数.....	27
表 9-1	寄存器列表.....	32
表 9-2	PKTCTRL 寄存器说明.....	32
表 9-3	TRCTL 寄存器说明.....	33
表 9-4	CHANNR 寄存器说明.....	33
表 9-5	MISC0 寄存器说明.....	33
表 9-6	FOCCFG 寄存器说明.....	34
表 9-7	FREQBASE 寄存器说明.....	34
表 9-8	DS_PE 寄存器说明.....	34
表 9-9	THRES 寄存器说明.....	35
表 9-10	MISC1 寄存器说明.....	35
表 9-11	MISC2 寄存器说明.....	36
表 9-12	PKG_RSSI 寄存器说明.....	36
表 9-13	CDTH 寄存器说明.....	36
表 9-14	RSSI 寄存器说明.....	36
表 9-15	STATUS0 寄存器说明.....	36
表 9-16	STATUS1 寄存器说明.....	37
表 9-17	FIX_LEN_EN 寄存器说明.....	37
表 9-18	FIFO0DATA 寄存器说明.....	37
表 9-19	FIFO1DATA 寄存器说明.....	37
表 9-20	ACKFIFO0DATA 寄存器说明.....	38
表 9-21	ACKFIFO1DATA 寄存器说明.....	38
表 9-22	FIFO0CTRL 寄存器说明.....	39
表 9-23	FIFO1CTRL 寄存器说明.....	40
表 9-24	ACKFIFO0CTRL 寄存器说明.....	40
表 9-25	ACKFIFO1CTRL 寄存器说明.....	41
表 9-26	FIFOSTATUS 寄存器说明.....	42
表 9-27	CLEAR 寄存器说明.....	42
表 9-28	PIPECTRL 寄存器说明.....	43
表 9-29	INT 寄存器说明.....	44
表 9-30	P0ADDR0 寄存器说明.....	45
表 9-31	P0ADDR1 寄存器说明.....	45
表 9-32	P0ADDR2 寄存器说明.....	45
表 9-33	P1ADDR0 寄存器说明.....	45
表 9-34	P1ADDR1 寄存器说明.....	45
表 9-35	P1ADDR2 寄存器说明.....	45
表 9-36	P2ADDR 寄存器说明.....	46
表 9-37	P3ADDR 寄存器说明.....	46
表 12-1	芯片操作条件.....	53
表 12-2	芯片功耗.....	53
表 12-3	RF 通讯基本参数.....	53

表 12-4	RF 发射机参数	54
表 12-5	RF 接收机参数	54
表 12-6	振荡器参数	54
表 12-7	IO 端口 DC 参数	54
表 12-8	芯片状态切换时间参数	54
表 13-1	术语解释	55

第1章 芯片简介

1.1 芯片概述

HW2000B 是一款低功耗、低成本的 2.4GHz ISM 频段射频收发器芯片，支持的频段范围是 2402~2483MHz，可用于无线航模、无线键盘、鼠标、智能家居以及其它无线数据传输和远程控制等领域。

1.2 芯片主要特性

◆ 通讯特性

- ◇ 使用国际通用的 2.4GHz ISM 工作频段
- ◇ 支持 GFSK 调制方式
- ◇ 支持 250Kbps/1Mbps 两种数据速率
- ◇ 发送数据包格式可选，数据包长度可调
- ◇ 支持自动应答功能（ACK），支持 ACK 带 PAYLOAD 功能
- ◇ 支持自动重传功能（ART）
- ◇ 支持自动频率控制（AFC）与软件频偏校准
- ◇ 支持自动增益控制（AGC）
- ◇ 支持数字 RSSI 测量
- ◇ 支持曼切斯特编码、8bit/10bit 线性码等编码
- ◇ 支持两级收发 FIFO，每级 64bytes
- ◇ 支持两级 ACK FIFO，每级 32bytes
- ◇ 支持 4 PIPE 多逻辑通道传输
- ◇ 支持 4 线 SPI 接口，最高时钟频率 6MHz
- ◇ 支持收发定长模式

◆ 接收机灵敏度（0.1%BER）

- ◇ -89dBm@1Mbps
- ◇ -93dBm@250Kbps

◆ 发射机输出功率

- ◇ 支持发射机输出功率手动或自动控制，功率调节范围：-40dBm ~ 8dBm

◆ 功耗特性（详见附录 1）

- ◇ 发射机输出功率在 0dBm 时，芯片功耗约为 23mA
- ◇ 接收机工作时，芯片功耗约为 20mA
- ◇ IDLE 模式电流约为 1.7mA
- ◇ SLEEP 模式电流约为 25uA
- ◇ POWER DOWN 模式下电流约为 1.5uA

- ◆ 时钟电路
 - ◇ 支持 12/16MHz 石英晶体振荡器
- ◆ 封装
 - ◇ 支持 SOP14 和 QFN20 封装
- ◆ 工作条件
 - ◇ 工作电压范围：2.0V~3.6V
 - ◇ 工作温度范围：-40℃~+85℃

1.3 结构框图




图 1-1 HW2000B 结构框图

HW2000B 芯片的内部结构如图 1-1 所示。模拟部分主要由电源管理模块、晶体振荡器、时钟生成电路、2.4G 接收机和 2.4G 发射机构成；数字部分主要由调制解调模块、数据包生成器、收发 FIFO、状态机控制电路、SPI 接口和特殊功能寄存器等构成。

1.4 管脚说明




图 1-2 QFN20 封装示意图

管脚编号	管脚名称	管脚功能	管脚说明
1	CE ^注	数字输入	芯片使能输入，可外接滤波电容（推荐）
2	CSN	数字输入	SPI 的片选信号
3	SCK	数字输入	SPI 的时钟信号
4	MOSI	数字输入	SPI 的主动端输出/被动端输入
5	MISO	数字输出	SPI 的主动端输入/被动端输出
6	IRQ	数字输出	中断信号
7	VSS	地	地（0V）
8	XTALN	模拟输出	晶体振荡器的输出
9	XTALP	模拟输入	晶体振荡器的输入
10	NC	未连	内部未连，可悬空
11	NC	未连	内部未连，可悬空
12	VDD33A	电源	模拟电源输入（2.0V~3.6V）
13	VSS	地	地（0V）
14	ANT	射频端口	射频输入/输出端口
15	VSS	地	地（0V）
16	VR_RF ^注	模拟输出	RF 模块内部 LDO 电源输出，可外接滤波电容（推荐）
17	VR_IF ^注	模拟输出	IF 模块内部 LDO 电源输出
18	VR_ADC ^注	模拟输出	ADC 模块 LDO 电源输出
19	VDD33D	电源	数字电源输入（2.0V~3.6V）
20	VR_DIG ^注	模拟输出	DIG 模块内部 LDO 电源输出，可外接滤波电容（推荐）
-	EP	地	地（0V），底部中央 PAD，需接地。

表 1-1 QFN20 封装管脚说明

注：内部 LDO 电源输出管脚不能给外部电路供电。VR_RF、VR_DIG 和 CE 脚推荐外接滤波电容，可提高稳定性。




图 1-3 SOP14 封装示意图

管脚编号	管脚名称	管脚功能	管脚说明
1	VDD33D	电源	数字电源输入
2	CE ^注	数字输入	芯片使能输入，可外接滤波电容（推荐）
3	CSN	数字输入	SPI 的片选输入
4	SCK	数字输入	SPI 的时钟输入
5	MOSI	数字输入	SPI 的主机输出从机输入
6	MISO	数字输出	SPI 的主机输入从机输出
7	IRQ	数字输出	中断信号输出
8	XTALN	模拟输出	晶体振荡器的输出
9	XTALP	模拟输入	晶体振荡器的输入
10	VDD33A	电源	模拟电源输入（2.0V~3.6V）
11	VSS	地	地（0V）
12	ANT	射频端口	射频输入/输出端口
13	VSS	地	地（0V）
14	VR_RF ^注	模拟输出	RF 模块内部 LDO 输出，可外接滤波电容（推荐）

表 1-2 SOP14 封装管脚说明

注：内部 LDO 电源输出管脚不能给外部电路供电。VR_RF 和 CE 脚推荐外接滤波电容，可提高稳定性。

第2章 芯片工作模式控制

芯片各工作模式之间的切换控制如下图所示：




图 2-1 工作模式控制示意图

2.1 POWER DOWN 模式

在此模式下除了低功耗数字 LDO 电源工作外，所有模拟模块关闭，寄存器状态保持并可读写（但 FIFO 不可操作，中断标志不可清），芯片整体功耗约为<3uA。

设置寄存器 PD_CTRL（寄存器 MISC0 的 Bit15）为高可以进入 POWER DOWN 模式，如果设置为低则退出 POWER DOWN 模式（引脚 CE 需保持为高电平）。芯片从 POWER DOWN 模式退出进入 IDLE 模式后若无收发要求将自动进入 SLEEP 模式。

2.2 SLEEP 模式

在此模式下低功耗数字 LDO 电源与晶体振荡器工作，但是晶体振荡器的缓冲器未使能，片内数字电路无时钟，寄存器状态保存并可读写（但 FIFO 不可操作，中断标志不可清），使用 12MHz 晶体振荡器时，芯片整体功耗约为 25uA。

当芯片没有收发要求关闭 DBUS_TXEN（寄存器 TRCTL 的 Bit8）/DBUS_RXEN（寄存器 TRCTL 的 Bit7）时，自动从 IDLE 模式进入 SLEEP 模式，当有收发请求时开启 DBUS_TXEN/DBUS_RXEN，芯片从 SLEEP 模式恢复至 IDLE 模式后进入 TX/RX 工作模式。

2.3 IDLE 模式

在此模式下数字 LDO 电源工作在正常模式，晶体振荡器工作，晶体振荡器的缓冲器使能，片内数字电路有系统时钟，但是 PLL 电路和收发器未工作，使用 12MHz 晶体振荡器时，芯片整体功耗小于 2mA。

芯片收发完成后自动从 TX/RX 模式进入 IDLE 模式。

2.4 TX 模式

当使能芯片 DBUS_TXEN 并且发送 FIFO 处于有效状态后，芯片进入 TX 模式。在发送完成之后，芯片进入 IDLE 模式，关闭 DBUS_TXEN 后，芯片进入 SLEEP 模式。

2.5 RX 模式

当使能芯片 DBUS_RXEN 并且接收 FIFO 处于有效状态后，芯片进入 RX 模式。若 FIFO 为占用状态不满足接收条件时，芯片进入 IDLE 模式，关闭 DBUS_RXEN 后，芯片进入 SLEEP 模式。

注：FIFO 处于有效状态指 FIFO 配置寄存器 FIFO0CTRL/FIFO1CTRL 中所填 PIPE（PRX_FIFO_n_PIPE），与当前收取包的 PIPE 地址匹配且 PRX_FIFO_n_OCPY = '1'。

第3章 包结构

3.1 PTX 发送数据包结构




图 3-1 PTX 发送数据包结构示意图

◆ Preamble

支持 2,4,6...16bytes, 长度可通过寄存器 `PREAMBLE_LEN` (`PKTCTRL` 寄存器的 Bit15-Bit13) 配置。

◆ PIPE Address(Syncword)

支持 16/32/48bits, 长度可通过寄存器 `SYNCWORD_LEN` (`PKTCTRL` 寄存器的 Bit12-Bit11) 配置。支持 4 路数据通道, `PIPE Address` 可通过寄存器 `0x40~0x47` 配置。

◆ Trailer

支持 4~18bits, 长度可通过 `TRAILER_LEN` (`PKTCTRL` 寄存器的 Bit10-Bit8) 配置。

◆ PID

PID 长度为 2bits, 发送时由硬件自动产生。

PTX 每发送一次新的数据包 PID 将自动加‘1’。

PRX 针对当前接收的 PIPE 地址, 依据 PID 与 CRC 值确定当前包为新接收包或重传包 (重传包会被丢弃)。

PTX 若重发超时, 在下一次重新发送时 PID 不累加。

◆ NOACK

此指示位用于当 ACK 功能使能时, PTX 告知 PRX 当前包无需 ACK 的特例情况。可以通过 `PTX_FIFO_NOACK` (`FIFOCTRL` 寄存器的 Bit4) 进行设置。

◆ PAYLOAD

硬件链路控制方式下, 每级 FIFO 最大支持 63bytes 的 PAYLOAD, 非定长模式 FIFO 的第一个 byte 代表 PAYLOAD 的长度, 定长模式 PAYLOAD 长度由寄存器 `FIX_PLD_LEN` 配置。

软件链路控制方式下, PAYLOAD 的长度由主控 MCU 芯片决定。

◆ CRC

硬件链路控制方式下, 支持 CRC16 与 CRC8 两种模式, 可通过 `CRC_SEL` (`MISC1` 寄存器的 Bit14) 配置。

CRC16 生成多项式为: $x^{16}+x^{12}+x^5+1$

CRC8 生成多项式为： x^8+x^2+x+1

软件链路控制方式下不支持硬件 CRC 功能。

3.2 PRX 发送 ACK 包结构

PRX 发送的 ACK 包结构示意图如下所示：




图 3-2 PRX 发送 ACK 包结构示意图

若 ACK 带 ACK PAYLOAD 功能未使能，则 PRX 只返回 Preamble 与 PIPE Address 两部分。

若 ACK 带 ACK PAYLOAD 功能使能，则 PRX 返回 Preamble、PIPE Address、Trailer、PAYLOAD 与 CRC。

Preamble、PIPE Address、Trailer、PAYLOAD 与 CRC 的配置方式见 3.1 节 PTX 发送数据包结构内的描述。

第4章 芯片链路控制方式

HW2000B 支持硬件链路控制通信与软件链路控制通信方式，可通过寄存器 `PACK_LENGTH_EN`（`MISC1` 寄存器的 `Bit12`）进行配置。详细收发流程与操作请参考《AN1047_应用笔记_HW2000B 应用注意事项》数据包收发章节的内容。

4.1 硬件链路控制方式

当设置 `PACK_LENGTH_EN` 为‘1’时，芯片处于硬件链路控制通信模式。硬件链路控制方式包括两种操作方式，非定长模式和定长模式，可通过 `0x31` 寄存器的 `FIX_PLD_LEN_EN` 位来配置，置‘1’为定长模式使能，置‘0’为非定长模式，默认为非定长模式。

非定长模式支持两级收发 `FIFO`，每级 `FIFO` 最大支持 63bytes `PAYLOAD`，并具有 `PAYLOAD` 的自动硬件 `CRC` 校验功能。支持 `ACK` 功能，`ACK` 包是否带 `ACK PAYLOAD` 功能可配。

非定长下所填 `FIFO` 的第一个 `byte` 代表该级 `FIFO` 中的 `PAYLOAD` 的长度(需大于 0)，`PRX` 可依据存放收取 `PAYLOAD` 的 `FIFO` 中的第一个 `byte` 值确定所需读取 `PAYLOAD` 的长度。

定长模式支持两级收发 `FIFO`，每级 `FIFO` 最大支持 63bytes `PAYLOAD`，不支持 `ACK` 及 `ACKPAYLOAD` 功能。定长模式下的 `PAYLOAD` 长度通过寄存器 `FIX_PLD_LEN` 寄存器配置。

4.2 软件链路控制方式

当设置 `PACK_LENGTH_EN` 为‘0’时，芯片处于软件链路控制通信模式。

此模式只支持 `FIFO0` 一级 `FIFO`，不支持 `ACK` 与硬件 `CRC` 校验功能。

软件链路模式适用于需要发送较长 `PAYLOAD` 长度(>63 bytes)的场合，主控 `MCU` 芯片需依据 `FIFO` 的半空与半满标志配合收发流程。

通过配置 `FW_HW_TERM_EN` 控制位（`MISC1` 寄存器的 `Bit11`），可以选择不同的 `PTX` 停止发送条件：

`FW_HW_TERM_EN` = ‘1’时，`FIFO0` 的读写指针相同时状态机自动停止发送数据；

`FW_HW_TERM_EN` = ‘0’时，`PTX` 循环发送 `FIFO0` 内部的数据，由主控 `MCU` 芯片关闭 `DBUS_TXEN` 来决定何时停止发送数据，该方式可方便用于测试 `PTX` 连续发送模式下的性能指标。

第5章 多 PIPE 逻辑通道

HW2000B 支持 4 个数据 PIPE 逻辑通道，即 PIPE0~PIPE3，每个 PIPE 都有各自的物理地址，默认 PIPE0/PIPE1 使能。各 PIPE 地址配置详见寄存器 0x40~0x47 描述。各 PIPE 使能，ACK 功能与 ACK 带 PAYLOAD 功能使能详见 PIPECTRL 寄存器描述。

以使用 PIPE0 逻辑通道通讯为例，PIPECTRL 寄存器配置如下：

◆ 若不使能 ACK 功能

P0_EN = '1'; P0_ACK_EN = '0'; P0_ACKPAYLOAD_EN = '0'。

◆ 若使能 ACK 不带 PAYLOAD 功能

P0_EN = '1'; P0_ACK_EN = '1'; P0_ACKPAYLOAD_EN = '0'。

◆ 若使能 ACK 带 PAYLOAD 功能

P0_EN = '1'; P0_ACK_EN = '1'; P0_ACKPAYLOAD_EN = '1'。

PRX 可支持与 4 个不同 PIPE 地址的 PTX 通讯。为确保 PRX 能回复 ACK 至正确的 PTX，PRX 在收到数据包之后会保存所接收的 PIPE 地址并在回复 ACK 时用作 PIPE 发送地址。

图 5-1 所示为 4 路 PIPE 通讯示意图，4 路 PIPE 都具有独立的 PIPE 地址。PRX 可分时进行不同 PIPE 的相关通讯，但在一路 PIPE 完整收发流程完成之前，PRX 不会与另一路 PIPE 地址的 PTX 通讯。当多路 PTX 与 1 路 PRX 通讯时，设置各 PTX 的 AUTO_RX_ACK_TIME 寄存器值（MISC2 寄存器的 Bit7-Bit0）可以有效避免各个 PIPE 之间的干扰。




图 5-1 4 路 PIPE 通讯示意图

第6章 自动响应 ACK 与自动重传 ART

6.1 ACK 不带 ACK PAYLOAD

- ◇ 当 PTX 与 PRX 同时使能当前通信 PIPE 的 ACK 功能后 (PIPECTRL 寄存器中的 Pn_EN = '1' 并且 Pn_ACK_EN = '1'), PRX 在接收 CRC 完成后由 RX 模式自动切换为 TX 模式发送 ACK 包, PTX 在发送 CRC 完成后由 TX 模式自动切换为 RX 模式等待接收 ACK 包。PTX 在接收 ACK 完成、PRX 在发送 ACK 完成后置起相应的 FIFO 中断标志位 (详见图 7-3)。
- ◇ PTX 如果在 AUTO_RX_ACK_TIME 时间内没有成功接收到 PRX 发送的 ACK 信号, PTX 将自动重传上一个数据包。如重传次数超过设定次数 RE_TX_TIMES 加 1 (MISC0 寄存器的 Bit11-Bit8), INT 寄存器中的 INTn 中断标志位与 FIFO 发送指示位 PTX_FIFO_n_FAIL (FIFO_nCTRL 寄存器的 Bit15) 将同时置 '1' 指示发送失败 (详见图 7-4 至图 7-6)。
- ◇ PRX 在接收 CRC 完成后若出现 CRC 错误将不切换 RX 模式而等待自动重收 (详见图 7-7)。

在 ACK 功能使能时, 通过配置 PTX_FIFO_n_NOACK 控制位可告知 PRX 当前发送包无需自动 ACK。

6.2 ACK 带 ACK PAYLOAD

- ◇ 当 PTX 与 PRX 同时使能当前通信 PIPE 的 ACK 带 ACK PAYLOAD 功能后 (Pn_EN = '1', Pn_ACK_EN = '1' 并且 Pn_ACKPAYLOAD_EN = '1'), PRX 在发送 ACK 的过程中自动从满足条件的 ACK FIFO 中取出 ACK PAYLOAD 进行发送。ACK FIFO 的第一个 byte 代表 ACK PAYLOAD 的长度, 填写值需大于 0。PTX 在接收到 ACK PAYLOAD 后将数据填入满足条件的 ACK FIFO 中, 并置起该 ACK FIFO 的相应状态指示位 (INT 寄存器中的 ACKINTn、FIFO_n_ACK_POS 和 ACKINTn_W_ACKPAY, ACKFIFO_nCTRL 寄存器中的 PTX_ACKFIFO_n_PIPE)。ACK FIFO 的操作流程与 DATA FIFO 的流程基本一致。
- ◇ 若 PRX 无满足条件的 ACK FIFO, 在发送 ACK 包时将自动忽略发送 ACK PAYLOAD 与 CRC 环节, PTX 在接收 ACK 包时会检测到长度为 0 的 ACK PAYLOAD 而自动忽略接收 CRC 环节。
- ◇ PTX 若检测到收取的 ACK PAYLOAD 有 CRC 错误, 将由 RX 模式转入 TX 模式进行重发。如重传次数超过设定次数 RE_TX_TIMES+1, PTX_FIFO_n_FAIL 将置 '1' 指示发送失败。

注: 满足条件的 ACK FIFO 指 ACK FIFO 配置寄存器 ACKFIFO0CTRL/ACKFIFO1CTRL 中所填 PIPE (PRX_ACKFIFO_n_PIPE), 与当前收取包的 PIPE 地址匹配且 PRX_ACKFIFO_n_OCPY = '1'。

第7章 数据与控制接口

7.1 FIFO

HW2000B 支持两级 DATA FIFO(每级 64bytes)与两级 ACK FIFO(每级 32bytes)。DATA FIFO 用于存放收发的 PAYLOAD 数据,其访问地址为 0x32 与 0x33,ACK FIFO 用于存放收发的 ACK PAYLOAD 数据,其访问地址为 0x34 与 0x35。




图 7-1 FIFO 控制示意图

对于 PTX,在发送 PAYLOAD 前可以通过 SPI 向 DATA FIFO 内填写数据,在发送过程中 DATA FIFO 的读取权限交于内部状态机,在发送过程中禁止 SPI 接口读 DATA FIFO 操作;

对于 PRX,在接收 PAYLOAD 过程中 DATA FIFO 的写入权限交于内部状态机,在此过程中禁止 SPI 接口写 DATA FIFO 操作。

类似的,若使能 ACK 带 PAYLOAD 功能,对于 PRX,在 ACK PAYLOAD 发送前可以通过 SPI 向 ACK FIFO 内填写数据,在发送过程中 ACK FIFO 的读取权限交于内部状态机,在发送过程中禁止 SPI 接口读 ACK FIFO 操作;

对于 PTX,在接收 ACK PAYLOAD 过程中 ACK FIFO 的写入权限交于内部状态机,在此过程中禁止 SPI 接口写 ACK FIFO 操作。

7.2 中断

7.2.1 硬件链路控制中断

◆ ACK 不使能中断

在 ACK 不使能情况下，PTX 在发送完成后置起相应的发送 FIFO 中断标志位 INT_n ，同样 PRX 在接收完成后置起相应的接收 FIFO 中断标志位（如图 7-2 所示）。




图 7-2 ACK 不使能情况中断示意图

◆ ACK 使能不帶 ACK PAYLOAD 中断

在 ACK 使能不帶 ACK PAYLOAD 情况下，若 PTX 发送来自 FIFO n 的 PAYLOAD，在接收 ACK 成功后，对应的中断标志位 INT_n 将置‘1’。

若 PRX 在成功接收后将 PAYLOAD 填入 FIFO n ，PRX 在返回 ACK 完成后对应的中断标志位 INT_n 将置‘1’。（如图 7-3 所示）。




图 7-3 ACK 使能不帶 ACK PAYLOAD 中断示意图

图 7-4 至图 7-6 所示为可能出现的收发不成功情况，PTX 在发送完成后切换为接收 ACK 状态，若在等待 ACK 时间内（`AUTO_RX_ACK_TIME`）没有收到有效 ACK 信号，将再次切换为自动重传。

PRX 在接收成功后会判断收取的 PID，若收取的 PID 与 CRC 与上一次相同，将视为重收包，不再出中断（只返回 ACK）。




图 7-4 PTX 自动重传情况 1 中断示意图




图 7-5 PTX 自动重传情况 2 中断示意图




图 7-8 ACK 带 ACK PAYLOAD 情况中断示意图




图 7-9 PTX 接收 ACK CRC ERROR 情况中断示意图

PTX 接收到 ACK PAYLOAD 之后若检测到 CRC 错误，将进行重发，不置起中断（如图 7-9 所示）。




图 7-10 PRX 无满足条件 ACK PAYLOAD 发送情况中断示意图

PRX 若无满足条件的 ACK FIFO，将忽略发送 ACK PAYLOAD，PTX 检测到长度为 0 的 ACK PAYLOAD，置起 ACK_INT0（假设 ACK FIFO0 满足接收状态）的同时将

ACKINT0_W_ACKPAY 状态位置‘0’，指示此次中断无 ACK PAYLOAD。PRX 在下一次即使接收到的 PID 发生变化也不置起 ACKINT0 中断（如图 7-10 所示）。

7.2.2 软件链路控制中断

软件链路控制情况下 PTX 的 IRQ 引脚指示发送状态，发送完成后 IRQ 电平翻转。

PRX 在接收到可相关的 PIPE 地址后置中断标志位 INTn，可通过中断标志清零寄存器或 SPI 读取接收 FIFO 自动清相应的中断 INTn（如图 7-11 所示）。




图 7-11 软件链路控制方式下中断示意图

7.3 SPI 通信接口

HW2000B 支持 4 线 SPI 通信接口，支持 SLEEP 模式下对寄存器的读写操作，支持 FIFO 连读连写。

7.3.1 SPI 帧格式




图 7-12 SPI 帧格式

其中 8bit 命令帧首位为读写控制位，‘0’为只读操作，‘1’为读写操作（读取某寄存器值的同时可以写入值），后 7 位为读写地址位。

SPI 数据帧按 SPI 接口访问对象不同有所区别，如果 SPI 访问内部寄存器则数据帧固定为 2bytes，如果 SPI 访问 FIFO（寄存器地址：0x32, 0x33, 0x34, 0x35），在非连读连写情况下为 1byte（内部 FIFO 数据宽度），在连读连写情况下数据长度由主设备访问长度决定。

数据格式为高位（MSB）在前，低位（LSB）在后。

7.3.2 寄存器访问时序

SPI 接口读写寄存器操作时序如图 7-13 与图 7-14 所示。




图 7-13 SPI 写寄存器时序

注：写寄存器时 MISO 送出的 D'x 为所访问寄存器的原始值。




图 7-14 SPI 读寄存器时序

7.3.3 FIFO 访问时序

FIFO 支持连续读写操作，最小单位为 1byte，SPI 接口读写 FIFO 操作时序如图 7-15 与图 7-16 所示。




图 7-15 SPI 写 FIFO 时序




图 7-16 SPI 读 FIFO 时序

7.3.4 SPI 时序参数




图 7-17 SPI 时序参数示意图

Symbol	Parameter	Min.	Units
Tcc	CSN to SCK setup time	20	ns
Tch	SCK high time	83.3	ns
Tcl	SCK low time	83.3	ns
Tcch	SCK to CSN hold time	40	ns
Tcwh	CSN inactive time	125	ns

表 7-1 SPI 时序参数

第8章 其它功能与设置

8.1 芯片复位

芯片共提供三个复位源，分别为芯片上电 POR 复位、芯片片选引脚 CE 复位、SFT_RST 软件复位。

芯片上电 POR 复位、芯片片选引脚 CE 复位为全芯片复位，软件复位只复位芯片内部各状态信号，内部寄存器状态保持。

8.2 频点设置

在数据收发时，收发两端芯片的工作频点必须设置一致。

频点的可使用频率范围是 2402MHz ~ 2483MHz，频率间隔为 1MHz，共 82 个可用频点。

其配置方式如下：

工作频点 = 起始频点 (RF_FREQ_BASE) + 步长 (STEP) × 频道号码 (PLL_CH_NO)

其中，起始频点 RF_FREQ_BASE 为 FREQBASE 寄存器的 Bit11-Bit0，步长(STEP)为 1MHz，频道号码 PLL_CH_NO 为 CHANNR 寄存器的 Bit6-Bit0。

注：需在使能发送或接收之前完成频点设置。

8.3 自动频偏校正(AFC)

在无线收发器的两端，由于晶振、工作环境等因素的影响，使得收发两端的频率会有一定的偏差。芯片在接收数据时提供了自动频偏校正的功能 (AFC)，寄存器 AFC_MCTRL (MISC2 寄存器的 Bit14) 为 AFC 功能使能控制位。

8.4 软件频偏校正

除硬件自身提供的 AFC 功能之外，芯片还给软件提供了频偏校正的接口。

寄存器 RF_FREQ_FRACTION (FOCCFG 寄存器的 Bit11-Bit0) 用于填写频偏的补偿值，该寄存器具体设置的计算公式如下：

$$\text{RF_FREQ_FRACTION} = \text{round}(f_{\text{dev}}/10^6 \cdot 2048)$$
，频率补偿的精度约为 250Hz。

其中 f_{dev} = 目标频点 - 实际频点 (Hz)。

对于接收端，芯片提供了硬件评估的频偏指示寄存器 FREQ_ESTIMATION (STATUS0 寄存器的 Bit9-Bit0，二进制补码)，该寄存器的数据和实际频偏频率 f_{dev} 的对应关系如下：

当 250kbps 数据速率时： $f_{\text{dev}} = \text{FREQ_ESTIMATION}/1024 \cdot 10^6 (\text{Hz})$

当 1Mbps 数据速率时： $f_{\text{dev}} = \text{FREQ_ESTIMATION}/256 \cdot 10^6 (\text{Hz})$

用户可依据频偏指示寄存器 FREQ_ESTIMATION 的值推算 f_{dev} ，完成对频偏补偿寄存器 RF_FREQ_FRACTION 的配置。

8.5 前导码指示

数据包以“0101”序列作为整个数据包的前导，芯片可以通过检测收到的连续“01”数据的个数作为数据包前导序列的指示，具体需要检测的“01”数据个数可以通过设置寄存器 PREAMBLE_NUM（FOCCFG 寄存器的 Bit15-Bit12）确定。如果芯片检测到有效的前导序列，寄存器 PQT（STATUS0 寄存器 Bit11）指示为高电平。

8.6 RSSI 功能

在接收模式时，芯片会评估天线端接收到的信号能量的大小，该数值会保存在寄存器 RSSI 中。RSSI 的读数单位是 dBm，数据的格式为二进制补码形式的有符号数。推荐在数据包接收完成后读取锁存的 RSSI 的数值，锁存的 RSSI 寄存器 PKG_RSSI 保留的是上一个数据包的 RSSI 值。若读取环境中的 RSSI 值，需在接收使能后，延时几个毫秒后去读 RSSI 寄存器。RSSI 值与输入功率对应关系详见《AN1047_应用笔记_HW2000B 应用注意事项》RSSI 章节的内容。

8.7 载波检测指示(Carrier Detect)功能

芯片支持载波检测功能，即在接收模式时，芯片会监控带内的接收信号能量，当接收信号能量大于设置的域值，并保持一定时间(>8us)后，芯片会给出载波检测指示信号。

载波指示的能量域值可以通过 CDTN 寄存器设置，当输入信号能量超过 CD_TH1 设置，并且保持超过 8us 后，载波检测指示位 CD 会置高，如果信号能量降低并小于 CD_TH2 的设置，载波检测指示位将立刻复位。

CD_TH1 和 CD_TH2 设置时的具体单位为 dBm，数据格式为二进制补码形式的符号数。

CD_TH1 与 CD_TH2 的设置方法：

- 1) 在接收灵敏度点读取 RSSI 寄存器值；
- 2) CD_TH1 的设置值为 RSSI - 2dBm；
- 3) CD_TH2 的设置值为 RSSI - 5dBm。

推荐使用《AN1047_应用笔记_HW2000B 应用注意事项》寄存器初始化设置章节给定的 CD 阈值。

8.8 FEC、CRC、SCRAMBLE 功能

HW2000B 支持数据自动的 FEC 纠错码功能，码率 R 为 2/3。使用 FEC 可以纠正传输中的传输错误，可以提高系统在低信噪比环境下传输成功率，但 FEC 会增加冗余数据，增加数据包的传送时间。可以通过配置寄存器 FEC_TYPE（PKTCTRL 寄存器 Bit5-Bit4）使能 FEC。

硬件链路控制模式下 CRC 算法由硬件实现，CRC 移位寄存器初始值可通过寄存器 CRC_INIT_DATA（MISC1 寄存器 Bit7-Bit0）设置。

支持 CRC16 与 CRC8 两种模式，可通过 CRC_SEL 配置。

CRC16 生成多项式为： $x^{16}+x^{12}+x^5+1$

CRC8 生成多项式为： x^8+x^2+x+1

芯片支持数据的扰码功能，以增强长‘0’或长‘1’类型数据的传输能力。可以通过寄存器

SCRAMBLE_ON (MISC1 寄存器 Bit13) 开启扰码功能, 扰码种子可通过寄存器 SCRAMBLE_DATA (MISC0 寄存器 Bit6-Bit0) 设置。扰码区域为 PAYLOAD-CRC。

其基本数据流如下图所示:




图 8-1 数据扰码生成器

8.9 定长功能

硬件链路模式下, HW2000B 支持定长收发模式, 通过配置 0x31 寄存器的 fix_pld_len_en 控制位, 即收发 payload length 分别由各自的 fix_pld_len 寄存器控制, 发送完成产生中断。ack 功能 ack_payload 不支持定长模式。

8.10 PAD 上拉、滤波、大电流驱动功能

HW2000B 支持 PAD 上拉、大电流驱动及 20ns 滤波功能, 可通过配置 REG26 来实现。20ns 滤波默认使能, 上拉及大电流驱动默认不使能。

第9章 寄存器

9.1 寄存器列表

寄存器列表如下所示，其中 0x26、0x2B 和 0x31 是 HW2000B 相对于 HW2000 新增的三个寄存器。

地址	寄存器名称	功能说明	复位值
0x20	PKTCTRL	数据包配置寄存器	0x5000
0x21	TRCTL	发送接收使能寄存器	0x0000
0x22	CHANNR	Channel 设置寄存器	0x1830
0x23	MISC0	配置寄存器 0	0x0300
0x24	FOCCFG	频率偏差补偿寄存器	0x4000
0x25	FREQBASE	起始频点设置寄存器	0x0962
0x26	DS_PE	上拉和大电流驱动使能控制寄存器	0x000F
0x28	THRES	阈值设置寄存器	0x2103
0x29	MISC1	配置寄存器 1	0x1800
0x2A	MISC2	配置寄存器 2	0xC07E
0x2B	PKG_RSSI	接收数据包信号能量指示寄存器	-
0x2C	CDTH	CD 阈值设置寄存器	0x8883
0x2D	RSSI	接收信号能量指示寄存器	-
0x2E	STATUS0	状态寄存器 0	-
0x30	STATUS1	状态寄存器 1	-
0x31	FIX_LEN_EN	定长收发控制寄存器	0x0F01
0x32	FIFO0DATA	FIFO0 访问寄存器	-
0x33	FIFO1DATA	FIFO1 访问寄存器	-
0x34	ACKFIFO0DATA	ACKFIFO0 访问寄存器	-
0x35	ACKFIFO1DATA	ACKFIFO1 访问寄存器	-
0x36	FIFO0CTRL	FIFO0 配置寄存器	0x008E
0x37	FIFO1CTRL	FIFO1 配置寄存器	0x008E
0x38	ACKFIFO0CTRL	ACKFIFO0 配置寄存器	0x0E80
0x39	ACKFIFO1CTRL	ACKFIFO1 配置寄存器	0x0E80
0x3A	FIFOSTATUS	FIFO 状态寄存器	-
0x3B	CLEAR	FIFO 指针寄存器	-
0x3C	PIPECTRL	PIPE 设置寄存器	0x3000
0x3D	INT	中断寄存器	-
0x40	P0ADDR0	PIPE0 地址低 16bits	0xE7E7
0x41	P0ADDR1	PIPE0 地址中间 16bits	0xE7E7
0x42	P0ADDR2	PIPE0 地址高 16bits	0xE7E7
0x43	P1ADDR0	PIPE1 地址低 16bits	0xC2C2
0x44	P1ADDR1	PIPE1 地址中间 16bits	0xC2C2
0x45	P1ADDR2	PIPE1 地址高 16bits	0xC2C2
0x46	P2ADDR	PIPE2 地址低 8bits	0xx58

0x47	P3ADDR	PIPE3 地址低 8bits	0xxxA7
------	--------	-----------------	--------

表 9-1 寄存器列表

9.2 寄存器说明

寄存器	数据包配置寄存器 PKTCTRL				
地址	0x20				
复位值	0x5000				
位名称	位	读写	位说明	1	0
PREAMBLE_LEN	15:13	R/W	Preamble 长度设置	000: 2 bytes 001: 4 bytes 010: 6 bytes ... 111: 16 bytes	
SYNCWORD_LEN	12:11	R/W	Syncword 长度设置	00: 16 bits 01: 32 bits 10: 48 bits 11: reserved	
TRAILER_LEN	10:8	R/W	Trailer 长度设置	000: 4 bits 001: 6 bits ... 111: 18 bits Trailer 长度=设置值*2 + 4(bits)	
PACK_TYPE	7:6	R/W	数据编码方式选择	00: NRZ law data 01: Manchester data type 10: 8bit/10bit line code 11: Interleave data type	
FEC_TYPE	5:4	R/W	FEC 功能使能位	00: NO FEC 10: FEC23 others: reserved	
-	3:0	-	-	-	

表 9-2 PKTCTRL 寄存器说明

寄存器	发送接收使能寄存器 TRCTL				
地址	0x21				
复位值	0x0000				
位名称	位	读写	位说明	1	0
-	15:9	-	-	-	
DBUS_TXEN	8	R/W	发送使能 (与接收使能不能同时为‘1’)	使能	不使能
DBUS_RXEN	7	R/W	接收使能 (与发送使能不能同时为‘1’)	使能	不使能

-	6:0	-	-	-
---	-----	---	---	---

表 9-3 TRCTL 寄存器说明

寄存器	Channel 设置寄存器 CHANNR				
地址	0x22				
复位值	0x1830				
位名称	位	读写	位说明	1	0
-	15:14	-	-	-	-
REF_FQ	13:9	R/W	参考时钟的频率 (MHz)	12M 晶振: 01100 16M 晶振: 10000 20M 晶振: 10100	
-	8:7	-	-	-	
PLL_CH_NO	6:0	R/W	RF channel number	The on-air frequency: F = RF_FREQ_BASE + PLL_CH_NO	

表 9-4 CHANNR 寄存器说明

寄存器	配置寄存器 MISC0				
地址	0x23				
复位值	0x0300				
位名称	位	读写	位说明	1	0
PD_CTRL	15	R/W	POWER DOWN 模式使能信号 (芯片进入 POWER DOWN 模式后寄存器状态 保持并可读写, 但 FIFO 不 可操作, 中断标志不可清。)	使能	不使能
SFT_RST	14	R/W	软件复位使能信号 (不复位寄存器值)	使能	不使能
-	13:12	-	-	-	
RE_TX_TIMES	11:8	R/W	PTX 自动重发次数 (ACK 功能使能后有效)	注: 取值范围是 0~14, 实际重发 次数为设置值加 1, 即 1~15	
MISO_TRI_OPT	7	R/W	SPI 片选为高电平时, MISO 引脚状态配置	MISO 引脚输出 使能	MISO 引脚输 出不使能, 为 高阻态
SCRAMBLE_DATA	6:0	R/W	扰码种子	-	

表 9-5 MISC0 寄存器说明

寄存器	频率偏差补偿寄存器 FOCCFG				
地址	0x24				
复位值	0x4000				
位名称	位	读写	位说明	1	0
PREAMBLE_NUM	15:12	R/W	接收检测 Preamble 长度	检测长度为 preamble_num*2 (bits)	
RF_FREQ_FRACTION	11:0	R/W	频率偏差补偿寄存器	详见 8.4 节	

表 9-6 FOCCFG 寄存器说明

寄存器	起始频点设置寄存器 FREQBASE				
地址	0x25				
复位值	0x0962				
位名称	位	读写	位说明	1	0
-	15:12	-	-	-	
RF_FREQ_BASE	11:0	R/W	起始频点设置(MHz)	射频工作频率范围为 2402~2483MHz, 设置值需配合 PLL_CH_NO 寄存器设置值, 使 工作频率在支持频段范围内。	

表 9-7 FREQBASE 寄存器说明

寄存器	上拉和大电流驱动使能控制寄存器 DS_PE				
地址	0x26				
复位值	0x000F				
位名称	位	读写	位说明	1	0
CE_DS	15	R/W	CE PAD 大电流驱动使能	1: enable, 0: disable	
CSN_DS	14	R/W	CSN PAD 大电流驱动使能	1: enable, 0: disable	
SCK_DS	13	R/W	SCK PAD 大电流驱动使能	1: enable, 0: disable	
IRQ_DS	12	R/W	IRQ PAD 大电流驱动使能	1: enable, 0: disable	
MOSI_DS	11	R/W	MOSI PAD 大电流驱动使能	1: enable, 0: disable	
MISO_DS	10	R/W	MISO PAD 大电流驱动使能	1: enable, 0: disable	
CE_PE	9	R/W	CE PAD 上拉使能	1: enable, 0: disable	
CSN_PE	8	R/W	CSN PAD 上拉使能	1: enable, 0: disable	
SCK_PE	7	R/W	SCK PAD 上拉使能	1: enable, 0: disable	
IRQ_PE	6	R/W	IRQ PAD 上拉使能	1: enable, 0: disable	
MOSI_PE	5	R/W	MOSI PAD 上拉使能	1: enable, 0: disable	
MISO_PE	4	R/W	MISO PAD 上拉使能	1: enable, 0: disable	
CE_SONOF	3	R/W	CE FILTER 使能	1: enable, 0: disable	
CSN_SONOF	2	R/W	CSN FILTER 使能	1: enable, 0: disable	
SCLK_SONOF	1	R/W	SCLK FILTER 使能	1: enable, 0: disable	
MOSI_SONOF	0	R/W	MOSI FILTER 使能	1: enable, 0: disable	

表 9-8 DS_PE 寄存器说明

寄存器	阈值设置寄存器 THRES				
地址	0x28				
复位值	0x2103				
位名称	位	读写	位说明	1	0
EMPTY_THRES	15:11	R/W	FIFO0 半空阈值 (软件链路控制模式使用)	-	
FULL_THRES	10:6	R/W	FIFO0 半满阈值 (软件链路控制模式使用)	-	
SYNC_THRES	5:0	R/W	同步字允许错误个数阈值	-	

表 9-9 THRES 寄存器说明

寄存器	配置寄存器 MISC1				
地址	0x29				
复位值	0x1800				
位名称	位	读写	位说明	1	0
-	15	-	-	-	
CRC_SEL	14	R/W	CRC 选择控制	CRC8	CRC16
SCRAMBLE_ON	13	R/W	扰码功能使能位	使能	不使能
PACK_LENGTH_EN	12	R/W	链路控制模式选择	硬件链路控制	软件链路控制
FW_HW_TERM_EN	11	R/W	硬件链路控制模式下 PTX 发送停止模式配置	当 FIFO0 的读写指针相等时自动停止发送	由主控 MCU 决定发送关闭时刻
PKT_HINT_PORITY	10	R/W	中断引脚有效电平配置	低电平有效	高电平有效
-	9:8	-	-	-	
CRC_INIT_DATA	7:0	R/W	CRC 移位寄存器 初始值	-	

表 9-10 MISC1 寄存器说明

寄存器	配置寄存器 MISC2				
地址	0x2A				
复位值	0xC07D				
位名称	位	读写	位说明	1	0
RATE	15	R/W	发送速率选择	1Mbps	250Kbps
AFC_MCTRL	14	R/W	AFC 功能控制	使能	不使能
DCOC_ENABLE	13	R/W	DCOC 校准使能	使能	不使能
DCOC_CTRL	12:10	R/W	DCOC 校准控制位	使能	不使能
-	9	-	-	-	-
ACKTIME_ADJUST_ON	8	R/W	AUTO_RX_ACK_TIME 寄存器设置时间乘 2	使能	不使能
AUTO_RX_ACK_TIME	7:0	R/W	在 ACK 使能情况下, PTX 由发送切换为接收 后等待 ACK 的时间。	等待 ACK 的时间为 寄存器设置值*1us @1Mbps 寄存器设置值*4us @250Kbps 推荐的设置值为	

				preamble_length(bits)+100@1Mbps preamble_length(bits)+52@250Kbps
--	--	--	--	---

表 9-11 MISC2 寄存器说明

寄存器	接收数据包信号能量指示寄存器 PKG_RSSI				
地址	0x2B				
复位值	-				
位名称	位	读写	位说明	1	0
-	15:8	-	-	-	-
PKG_RSSI	7:0	R	数据包 RSSI 值(dBm)	详见 8.6 节	

表 9-12 PKG_RSSI 寄存器说明

寄存器	CD 阈值设置寄存器 CDTH				
地址	0x2C				
复位值	0x8883				
位名称	位	读写	位说明	1	0
CD_TH1	15:8	R/W	CD 的高域值	详见 8.7 节	
CD_TH2	7:0	R/W	CD 的低域值		

表 9-13 CDTH 寄存器说明

寄存器	接收信号能量指示寄存器 RSSI				
地址	0x2D				
复位值	-				
位名称	位	读写	位说明	1	0
-	15:8	-	-	-	-
RSSI	7:0	R	RSSI 值(dBm)	详见 8.6 节	

表 9-14 RSSI 寄存器说明

寄存器	状态寄存器 STATUS0				
地址	0x2E				
复位值	-				
位名称	位	读写	位说明	1	0
-	15:12	-	-	-	-
PQT	11	R	Preamble 检测标志	发现有效 Preamble	未发现有效 Preamble
CD	10	R	carrier detect 标志	发现有效载波	未发现有效载波
FREQ_ESTIMATION	9:0	R	频率偏差的估计值	详见 8.4 节	

表 9-15 STATUS0 寄存器说明

寄存器	状态寄存器 STATUS1				
地址	0x30				
复位值	-				
位名称	位	读写	位说明	1	0
-	15:8	-	-	-	-
PIPE_ADDR_MATCH	7	R	同步字接收成功标志 接收完成后硬件清'0'	同步成功	同步不成功
-	6	-	-	-	-
FSM_TX_STATE	5	R	状态机当前发送状态 指示位	状态机处于发 送状态	状态机不处于 发送状态
-	4:0	-	-	-	-

表 9-16 STATUS1 寄存器说明

寄存器	定长寄存器 FIX_LEN_EN				
地址	0x31				
复位值	0x0F01				
位名称	位	读写	位说明	1	0
FIX_PLD_LEN	15:8	R/W	定长模式 payload 长度	-	-
FIX_PLD_LEN_EN	7	R/W	定长模式使能	使能	不使能
-	6:0	-	-	-	-

表 9-17 FIX_LEN_EN 寄存器说明

寄存器	FIFO0 访问寄存器 FIFO0DATA				
地址	0x32				
复位值	-				
位名称	位	读写	位说明	1	0
-	15:8	-	-	-	-
FIFO0DATA	7:0	R/W	FIFO0 访问寄存器 (MCU 芯片以 byte 为单位 访问 FIFO)	FIFO 读写操作详见 7.3.3 章节	

表 9-18 FIFO0DATA 寄存器说明

寄存器	FIFO1 访问寄存器 FIFO1DATA				
地址	0x33				
复位值	-				
位名称	位	读写	位说明	1	0
-	15:8	-	-	-	-
FIFO1DATA	7:0	R/W	FIFO1 访问寄存器 (MCU 芯片以 byte 为单位 访问 FIFO)	FIFO 读写操作详见 7.3.3 章节	

表 9-19 FIFO1DATA 寄存器说明

寄存器	ACKFIFO0 访问寄存器 ACKFIFO0DATA				
地址	0x34				
复位值	-				
位名称	位	读写	位说明	1	0
-	15:8	-	-	-	-
ACKFIFO0DATA	7:0	R/W	ACKFIFO0 访问寄存器 (MCU 芯片以 byte 为单位 访问 ACKFIFO)	FIFO 读写操作详见 7.3.3 章节	

表 9-20 ACKFIFO0DATA 寄存器说明

寄存器	ACKFIFO1 访问寄存器 ACKFIFO1DATA				
地址	0x35				
复位值	-				
位名称	位	读写	位说明	1	0
-	15:8	-	-	-	-
ACKFIFO1DATA	15:0	R/W	ACKFIFO1 访问寄存器 (MCU 芯片以 byte 为单位 访问 ACKFIFO)	FIFO 读写操作详见 7.3.3 章节	

表 9-21 ACKFIFO1DATA 寄存器说明

寄存器	FIFO0 配置寄存器 FIFO0CTRL				
地址	0x36				
复位值	0x008E				
位名称	位	读写	位说明	1	0
PTX_FIFO0_FAIL	15	R	重发超时信号，用于区分 发送中断置起时 PTX 状态 (PTX 清 INT0 硬件自动 清'0')	重发超时	重发未超时
-	14	-	-	-	
PRX_CRC_ERR0	13	R	PRX 接收存于 FIFO0 中的 PAYLOAD CRC 错误指示位	CRC 错误	CRC 正确
PRX_FEC23_ERR0	12	R	存于 FIFO0 的接收 PAYLOAD FEC2/3 错误指示位	FEC 错误	FEC 正确
PRX_FIFO0_PIPE	11:9	R	PRX 接收存于 FIFO0 中的 PAYLOAD 数据所属 PIPE	000: PIPE0 001: PIPE1 010: PIPE2 011: PIPE3 Others:无效	
PRX_FIFO0_OCPY	8	R	PRX FIFO0 数据填写完成 信号(清中断 INT0 后硬件 清'0')	PRX FIFO0 被占用	PRX FIFO0 未被占用

FIFO0_EN	7	R/W	FIFO0 使能位	使能	不使能
-	6:5	-	-	-	-
PTX_FIFO0_NOACK	4	R/W	告知 PRX 从 FIFO0 发送的 PAYLOAD 无需 ACK 控制位 (ACK 功能使能时有效)	NOACK	ACK
PTX_FIFO0_PIPE	3:1	R/W	PTX FIFO0 中的 PAYLOAD 数据所属 PIPE	000: PIPE0 001: PIPE1 010: PIPE2 011: PIPE3 Others:无效	
PTX_FIFO0_OCPY	0	R/W	PTX FIFO0 数据填写完成信号 (软件清'0')	PTX FIFO0 被占用	PTX FIFO0 未被占用

表 9-22 FIFO0CTRL 寄存器说明

寄存器	FIFO1 配置寄存器 FIFO1CTRL				
地址	0x37				
复位值	0x008E				
位名称	位	读写	位说明	1	0
PTX_FIFO1_FAIL	15	R	重发超时信号, 用于区分发送中断置起时 PTX 状态 (PTX 清 INT1 硬件自动清'0')	重发超时	重发未超时
-	14	-	-	-	-
PRX_CRC_ERR1	13	R	PRX 接收存于 FIFO1 中的 PAYLOAD CRC 错误指示位	CRC 错误	CRC 正确
PRX_FEC23_ERR1	12	R	存于 FIFO1 的接收 PAYLOAD FEC2/3 错误指示位	FEC 错误	FEC 正确
PRX_FIFO1_PIPE	11:9	R	PRX 接收存于 FIFO1 中的 PAYLOAD 数据所属 PIPE	000: PIPE0 001: PIPE1 010: PIPE2 011: PIPE3 Others:无效	
PRX_FIFO1_OCPY	8	R	PRX FIFO1 数据填写完成信号 (清中断 INT1 后硬件清'0')	PRX FIFO1 被占用	PRX FIFO1 未被占用
FIFO1_EN	7	R/W	FIFO1 使能位	使能	不使能
-	6:5	-	-	-	-
PTX_FIFO1_NOACK	4	R/W	告知 PRX 从 FIFO1 发送的 PAYLOAD 无需 ACK 控制位 (ACK 功能使能时有效)	NOACK	ACK
PTX_FIFO1_PIPE	3:1	R/W	PTX FIFO1 中的	000: PIPE0	

			PAYLOAD 数据所属 PIPE	001: PIPE1 010: PIPE2 011: PIPE3 Others:无效	
PTX_FIFO1_OCPY	0	R/W	PTX FIFO1 数据填写完成 信号（软件清‘0’）	PTX FIFO1 被占用	PTX FIFO1 未被占用

表 9-23 FIFO1CTRL 寄存器说明

寄存器	ACKFIFO0 配置寄存器 ACKFIFO0CTRL				
地址	0x38				
复位值	0x0E80				
位名称	位	读写	位说明	1	0
-	15:12	-	-	-	-
PRX_ACKFIFO0_PIPE	11:9	R/W	PRX ACKFIFO0 中 ACK PAYLOAD 数据所属 PIPE	000: PIPE0 001: PIPE1 010: PIPE2 011: PIPE3 Others:无效	
PRX_ACKFIFO0_OCPY	8	R/W	PRX ACKFIFO0 数据填 写完成信号（软件清‘0’）	PRX ACKFIFO0 被占用	PRX ACKFIFO0 未被占用
ACKFIFO0_EN	7	R/W	ACKFIFO0 使能位	使能	不使能
-	6:5	-	-	-	-
PTX_ACKCRC_ERR0	4	R	PTX 接收存于 ACKFIFO0 的 ACK PAYLOAD CRC 错误指示位	CRC 错误	CRC 正确
PTX_ACKFIFO0_PIPE	3:1	R	PTX 接收存于 ACKFIFO0 中 ACK PAYLOAD 数据所属 PIPE	000: PIPE0 001: PIPE1 010: PIPE2 011: PIPE3 Others:无效	
PTX_ACKFIFO0_OCPY	0	R	PTX ACKFIFO0 数据填写完成信号 （清中断 ACK_INT0 后 硬件清‘0’）	PTX ACKFIFO0 被占用	PTX ACKFIFO0 未被占用

表 9-24 ACKFIFO0CTRL 寄存器说明

寄存器	ACKFIFO1 配置寄存器 ACKFIFO1CTRL				
地址	0x39				
复位值	0x0E80				
位名称	位	读写	位说明	1	0
-	15:12	-	-	-	
PRX_ACKFIFO1_PIPE	11:9	R/W	PRX ACKFIFO1 中 ACK PAYLOAD 数据所属 PIPE	000: PIPE0 001: PIPE1 010: PIPE2 011: PIPE3 Others:无效	
PRX_ACKFIFO1_OCPY	8	R/W	PRX ACKFIFO1 数据填 写完成信号（软件清‘0’）	PRX ACKFIFO1 被占用	PRX ACKFIFO1 未被占用
ACKFIFO1_EN	7	R/W	ACKFIFO1 使能位	使能	不使能
-	6:5	-	-	-	
PTX_ACKCRC_ERR1	4	R	PTX 接收存于 ACKFIFO1 的 ACK PAYLOAD CRC 错误指示位	CRC 错误	CRC 正确
PTX_ACKFIFO1_PIPE	3:1	R	PTX 接收存于 ACKFIFO1 中 PAYLOAD 数据 所属的 PIPE	000: PIPE0 001: PIPE1 010: PIPE2 011: PIPE3 Others:无效	
PTX_ACKFIFO1_OCPY	0	R	PTX ACKFIFO1 数据填写完成信号 （清中断 ACK_INT1 后 硬件清‘0’）	PTX ACKFIFO1 被占用	PTX ACKFIFO1 未被占用

表 9-25 ACKFIFO1CTRL 寄存器说明

寄存器	FIFO 状态寄存器 FIFOSTATUS				
地址	0x3A				
复位值	-				
位名称	位	读写	位说明	1	0
-	15:10	-	-	-	
FIFO0_HALF_FULL	9	R	接收 FIFO0 半满指示位	半满	未半满
FIFO0_HALF_EMPTY	8	R	发送 FIFO0 半空指示位	半空	未半空
-	7:6	-	-	-	
ACKFIFO1_OCPY	5	R	ACKFIFO1 状态指示位	ACKFIFO1 被占用	ACKFIFO1 未被占用
ACKFIFO0_OCPY	4	R	ACKFIFO0 状态指示位	ACKFIFO0 被占用	ACKFIFO0 未被占用
FIFO1_OCPY	3	R	FIFO1 状态指示位	FIFO1	FIFO1

				被占用	未被占用
FIFO0_OCPY	2	R	FIFO0 状态指示位	FIFO0 被占用	FIFO0 未被占用
-	1:0	-	-	-	-

表 9-26 FIFOSTATUS 寄存器说明

寄存器	FIFO 指针寄存器 CLEAR				
地址	0x3B				
复位值	-				
位名称	位	读写	位说明	1	0
CLR_W_PTR	15	W	FIFO 写指针清'0'信号 (不可在接收 PAYLOAD 时使用)	FIFO 写指针清'0'	无效操作
CLR_W_ACKPTR	14	W	ACKFIFO 写指针清'0'信号 (不可在接收 ACK PAYLOAD 时使用)	ACK FIFO 写指针清'0'	无效操作
FIFO0_WR_PTR	13:8	R	FIFO0 写指针	-	
CLR_R_PTR	7	W	FIFO 读指针清'0'信号 (不可在发送 PAYLOAD 时使用)	FIFO 读指针清'0'	无效操作
CLR_R_ACKPTR	6	W	ACK FIFO 读指针清'0'信号 (不可在发送 ACK PAYLOAD 时使用)	ACK FIFO 读指针清'0'	无效操作
FIFO0_RD_PTR	5:0	R	FIFO0 读指针	-	

表 9-27 CLEAR 寄存器说明

寄存器	PIPE 设置寄存器 PIPECTRL				
地址	0x3C				
复位值	0x3000				
位名称	位	读写	位说明	1	0
P3_EN	15	R/W	PIPE3 使能信号	使能	不使能
P2_EN	14	R/W	PIPE2 使能信号	使能	不使能
P1_EN	13	R/W	PIPE1 使能信号	使能	不使能
P0_EN	12	R/W	PIPE0 使能信号	使能	不使能
-	11:8	-	-	-	-
P3_ACKPAYLOAD_EN	7	R/W	PIPE3 ACK 带 PAYLOAD 使能信号	使能	不使能
P2_ACKPAYLOAD_EN	6	R/W	PIPE2 ACK 带 PAYLOAD 使能信号	使能	不使能
P1_ACKPAYLOAD_EN	5	R/W	PIPE1 ACK 带 PAYLOAD 使能信号	使能	不使能
P0_ACKPAYLOAD_EN	4	R/W	PIPE0 ACK 带 PAYLOAD 使能信号	使能	不使能

P3_ACK_EN	3	R/W	PIPE3 ACK 使能信号	使能	不使能
P2_ACK_EN	2	R/W	PIPE2 ACK 使能信号	使能	不使能
P1_ACK_EN	1	R/W	PIPE1 ACK 使能信号	使能	不使能
P0_ACK_EN	0	R/W	PIPE0 ACK 使能信号	使能	不使能

表 9-28 PIPECTRL 寄存器说明

寄存器	中断寄存器 INT				
地址	0x3D				
复位值	-				
位名称	位	读写	位说明	1	0
ACKINT1_CLR	15	W	ACKINT1 标志位 清'0'信号	清'0'	无效操作
ACKINT1_PID	14:13	R	ACKINT1 为'1'时 PID 指示位	PTX: 指示当 ACKINT1 为'1'时, ACKFIFO1 接收到的 ACK PAYLOAD 所对应的 PID。 PRX: 指示当 ACKINT1 为'1'时, ACKFIFO1 上一次成功发送的 ACK PAYLOAD 所对应的 PID。	
ACKINT1	12	R	ACKFIFO1 中断标志位 PTX: ACKFIFO1 接 ACK PAYLOAD 后置'1'。 PRX: PRX 在接收到新包的 PID 发生变化时置'1'。 表明前一次从 ACKFIFO1 中发送的 ACK PAYLOAD 发送成功。 (具体详见 7.2 节)	发生中断	未发生中断
ACKINT0_CLR	11	W	ACKINT0 标志位 清'0'信号	清'0'	无效操作
ACKINT0_PID	10:9	R	ACKINT0 为'1'时 PID 指示位	PTX: 指示当 ACKINT0 为'1'时, ACKFIFO0 接收到的 ACK PAYLOAD 所对应的 PID。 PRX: 指示当 ACKINT0 为'1'时, ACKFIFO0 上一次成功发送的 ACK PAYLOAD 所对应的 PID。	
ACKINT0	8	R	ACKFIFO0 中断标志位 PTX: ACKFIFO0 接 ACK PAYLOAD 后置'1'。 PRX: PRX 在接收到新包的 PID 发生变化时置'1'。 表明前一次从 ACKFIFO0	发生中断	未发生中断

			中发送的 ACK PAYLOAD 发送成功。 (具体详见 7.2 节)		
INT1_CLR	7	W	INT1 标志位清‘0’信号	清‘0’	无效操作
FIFO1_ACK_POS	6	R	PTX 从 FIFO1 发包之后接收的 ACK PAYLOAD 存放的 ACK FIFO (只针对 PTX, 并且 ACKINT1 = ‘1’, ACKINT1_W_ACKPAY = ‘1’时有效)	ACKFIFO1	ACKFIFO0
ACKINT1_W_ACKPAY	5	R	ACKINT1 是否带 ACK PAYLOAD 指示位 (只针对 PTX, 并且 ACKINT1 = ‘1’时有效)	ACK 带 PAYLOAD	ACK 不带 PAYLOAD
INT1	4	R	FIFO1 中断标志位 PTX:发送完成或发送超时 PRX:接收完成、发送 ACK 完成或 Syncword 匹配。 (具体详见 7.2 节)	发生中断	未发生中断
INT0_CLR	3	W	INT0 标志位清‘0’信号	清‘0’	无效操作
FIFO0_ACK_POS	2	R	PTX 从 FIFO0 发包之后接收的 ACK PAYLOAD 存放的 ACK FIFO (只针对 PTX, 并且 ACKINT0 = ‘1’, ACKINT0_W_ACKPAY = ‘1’时有效)	ACKFIFO1	ACKFIFO0
ACKINT0_W_ACKPAY	1	R	ACKINT0 是否带 ACK PAYLOAD 指示位 (只针对 PTX, 并且 ACKINT0 = ‘1’时有效)	ACK 带 PAYLOAD	ACK 不带 PAYLOAD
INT0	0	R	FIFO0 中断标志位 PTX:发送完成或发送超时 PRX:接收完成、发送 ACK 完成或 Syncword 匹配。 (具体详见 7.2 节)	发生中断	未发生中断

表 9-29 INT 寄存器说明

寄存器名称	PIPE0 地址寄存器 P0ADDR0				
地址	0x40				
复位值	0xE7E7				
位名称	位	读写	位说明	1	0
P0_ADDR[15:0]	15:0	R/W	PIPE0 syncword 地址	-	

表 9-30 P0ADDR0 寄存器说明

寄存器名称	PIPE0 地址寄存器 P0ADDR1				
地址	0x41				
复位值	0xE7E7				
位名称	位	读写	位说明	1	0
P0_ADDR[31:16]	15:0	R/W	PIPE0 syncword 地址	-	

表 9-31 P0ADDR1 寄存器说明

寄存器名称	PIPE0 地址寄存器 P0ADDR2				
地址	0x42				
复位值	0xE7E7				
位名称	位	读写	位说明	1	0
P0_ADDR[47:32]	15:0	R/W	PIPE0 syncword 地址	-	

表 9-32 P0ADDR2 寄存器说明

寄存器名称	PIPE1 地址寄存器 P1ADDR0				
地址	0x43				
复位值	0xC2C2				
位名称	位	读写	位说明	1	0
P1_ADDR[15:0]	15:0	R/W	PIPE1 syncword 地址	-	

表 9-33 P1ADDR0 寄存器说明

寄存器名称	PIPE1 地址寄存器 P1ADDR1				
地址	0x44				
复位值	0xC2C2				
位名称	位	读写	位说明	1	0
P1_ADDR[31:16]	15:0	R/W	PIPE1 syncword 地址	-	

表 9-34 P1ADDR1 寄存器说明

寄存器名称	PIPE1 地址寄存器 P1ADDR2				
地址	0x45				
复位值	0xC2C2				
位名称	位	读写	位说明	1	0
P1_ADDR[47:32]	15:0	R/W	PIPE1 syncword 地址	-	

表 9-35 P1ADDR2 寄存器说明

寄存器名称	PIPE2 地址寄存器 P2ADDR				
地址	0x46				
复位值	0xxx58				
位名称	位	读写	位说明	1	0
-	15:8	-	-	-	-
P2_ADDR[7:0]	7:0	R/W	PIPE2 syncword 地址低 8 位。 PIPE2 地址总长度可通过寄存器 SYNCWORD_LEN 配置： 16bit : {P1_ADDR[15:8],P2_ADDR} 32bit : {P1_ADDR[31:8],P2_ADDR} 48bit : {P1_ADDR[47:8],P2_ADDR}	-	-


表 9-36 P2ADDR 寄存器说明

寄存器名称	PIPE3 地址寄存器 P3ADDR				
地址	0x47				
复位值	0xxxA7				
位名称	位	读写	位说明	1	0
-	15:8	-	-	-	-
P3_ADDR[7:0]	7:0	R/W	PIPE3 syncword 地址低 8 位。 PIPE3 地址总长度可通过寄存器 SYNCWORD_LEN 配置： 16bit : {P1_ADDR[15:8],P3_ADDR} 32bit : {P1_ADDR[31:8],P3_ADDR} 48bit : {P1_ADDR[47:8],P3_ADDR}	-	-

表 9-37 P3ADDR 寄存器说明

第10章 封装信息


10.1 SOP14 封装



标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	1.35	1.60	1.75	0.053	0.063	0.069
A1	0.10	-	0.25	0.004	-	0.010
A2	-	1.45	-	-	0.057	-
D	8.55	-	8.75	0.337	-	0.344
E	5.80	-	6.20	0.228	-	0.244
E1	3.80	-	4.00	0.150	-	0.157
b	0.33	-	0.51	0.013	-	0.020
e	-	1.27	-	-	0.050	-
L	0.40	-	1.27	0.016	-	0.050
θ	0°	-	8°	0°	-	8°

图 10-1 SOP14 封装信息

10.2 QFN20 封装



Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min.	Max.	Min.	Max.
A	0.700/0.800	0.800/0.900	0.028/0.031	0.031/0.035
A1	0.000	0.050	0.000	0.002
A2	0.153	0.253	0.006	0.010
D	3.900	4.100	0.154	0.161
E	3.900	4.100	0.154	0.161
D1	1.900	2.100	0.075	0.083
E1	1.900	2.100	0.075	0.083
k	0.200MIN.		0.008MIN.	
b	0.180	0.300	0.007	0.012
e	0.500TYP.		0.020TYP.	
L	0.350	0.450	0.014	0.018

图 10-2 QFN20 封装信息

第11章 参考设计

11.1 SOP14 封装参考设计

11.1.1 SOP14 封装参考设计图




图 11-1 SOP14 封装参考设计 SCH 图




图 11-2 SOP14 封装参考设计 PCB 图

11.1.2 SOP 封装设计注意事项

- 1) SOP 封装芯片的内部电源分别是数字电源 VDD33D 和模拟电源 VDD33A，两根电源线在芯片内部是不连的，所以必须外部连接到电源端。C1 和 C5 是电源滤波电容，需靠近芯片管脚放置。
- 2) 晶振两边一般不需要加 C6 和 C7 电容，建议在 PCB 上保留位置，有利于频率微调。
- 3) 内部 LDO 输出滤波电容 C2 有利于芯片的稳定工作，需靠近芯片管脚放置。
- 4) CE 脚的滤波电容 C8 有利于芯片的稳定工作，需靠近芯片管脚放置。C8 的推荐值是 10nF，若外部干扰较大，可根据需求换成 100nF 以上电容。
- 5) 此外，需要特别注意的是，ANT 脚有直流电压输出，所以一般推荐 C3 是电容的匹配方案。若使用导线天线或者不接地的 PCB 天线，则 C3 可换成 0 欧姆电阻或 1.5nH 电感。
- 6) 对于 PCB 设计，ANT 脚到天线之间的射频走线应尽可能短，射频电路区域的地平面需保证完整性。

11.2 QFN20 封装参考设计

11.2.1 QFN20 封装参考设计图




图 11-3 QFN20 封装参考设计 SCH 图




图 11-4 QFN20 封装参考设计 PCB 图

11.2.2 QFN20 封装设计注意事项

- 1) QFN20 封装芯片的内部电源分别是数字电源 VDD33D 和模拟电源 VDD33A，两根电源线在芯片内部是不连的，所以必须外部连接到电源端。C3 和 C6 是电源滤波电容，需靠近芯片管脚放置。
- 2) 晶振两边一般不需要加 C7 和 C8 电容，建议在 PCB 上保留位置，有利于频率微调。
- 3) 内部 LDO 输出滤波电容 C1 和 C2 有利于芯片的稳定工作，需靠近芯片管脚放置。
- 4) CE 脚的滤波电容 C9 有利于芯片的稳定工作，需靠近芯片管脚放置。C9 的推荐值是 10nF，若干扰较大，可根据需求换成 100nF 以上电容。
- 5) 此外，需要特别注意的是，ANT 脚有直流电压输出，所以一般推荐 C4 是电容的匹配方案。如果使用导线天线或者不接地的 PCB 天线，则 C4 可换成 0 欧姆电阻或 1.5nH 电感。
- 6) 对于 PCB 设计，ANT 脚到天线之间的射频走线应尽可能短，射频电路区域的地平面需保证完整性；QFN20 封装芯片的底部中央焊盘，建议通过 4 个小过孔连接到底部地平面，降低接地阻抗；电源线可以在芯片管脚和中央焊盘之间的区域之间走线，为了避免短路，可在电源走线上增加一层丝印进行保护。电源线尽量不要在底层走线，以免破坏底层地平面的完整性。

第12章 电气特性

下面列表数据, Typ.为常温测得的数据; Min.和 Max.为全温度, 全电压范围内测得的最小值和最大值。

符号	参数	Min.	Typ.	Max.	Units
VDD	芯片工作电压	2.0	3.0	3.6	V
TEMP	芯片工作温度	-40	+27	+85	°C

表 12-1 芯片操作条件

符号	参数	Min.	Typ.	Max.	Units
低功耗模式					
I_{VDD_PD}	POWER DOWN 模式芯片电流	1	1.5	10	uA
I_{VDD_Sleep}	SLEEP 模式芯片电流	-	25	-	uA
I_{VDD_Idle}	IDLE 模式芯片电流	-	1.7	-	mA
TX 模式					
I_{VDD_TX8}	输出功率为 8dBm 时的电流	-	40	-	mA
I_{VDD_TX5}	输出功率为 5dBm 时的电流	-	28	-	mA
I_{VDD_TX0}	输出功率为 0dBm 时的电流	-	23	-	mA
I_{VDD_TX5N}	输出功率为-5dBm 时的电流	-	18	-	mA
I_{VDD_TX15N}	输出功率为-15dBm 时的电流	-	15	-	mA
I_{VDD_TX20N}	输出功率为-20dBm 时的电流	-	14	-	mA
I_{VDD_TX25N}	输出功率为-25dBm 时的电流	-	13	-	mA
RX 模式					
I_{VDD}	接收机高灵敏度时的电流@1M/250Kbps	-	20	-	mA
I_{VDD}	接收机低灵敏度时的电流@1M/250Kbps (该模式下灵敏度下降约 6dB)	-	18	-	mA

表 12-2 芯片功耗

注 1: 以上为使用 12M 晶振下的功耗测试数据。

注 2: 接收机低灵敏度模式配置详见《AN1047_应用笔记_HW2000B 应用注意事项》寄存器初始化章节。

符号	参数	Min.	Typ.	Max.	Units
F_{OP}	工作频段	2300	-	2500	MHz
PLL_{res}	PLL 可配置频率	2300	-	2500	MHz
F_{XTAL}	振荡器频率	12	12	16	MHz
Δ f_{1M}	频偏 @ 1Mbps	-	250	-	KHz
Δ f_{250K}	频偏 @ 250Kbps	-	250	-	KHz
R_{GFSK}	基带数据速率	250	-	1000	Kbps
F_{CH1M}	非重叠带间距 @ 1Mbps	-	1	-	MHz
F_{CH250K}	非重叠带间距 @ 250Kbps	-	0.25	-	MHz

表 12-3 RF 通讯基本参数

符号	参数	Min.	Typ.	Max.	Units
P_{RF}	最大输出功率	-	8	-	dBm
P_{RFC}	RF 发射机输出功率可调范围	-40	-	8	dBm
P_{RFCR}	RF 发射机输出功率可调精度	-	1	2	dB

表 12-4 RF 发射机参数

符号	参数	Min.	Typ.	Max.	Units
RX_{max}	BER<0.1%时最大接收信号能量	-10	-	10	dBm
RX_{SENS}	灵敏度 (0.1%BER) @1Mbps	-	-89	-	dBm
RX_{SENS}	灵敏度 (0.1%BER) @250Kbps	-	-93	-	dBm
C/I_{CO}	同频信号 C/I (@1Mbps)	-	-	10	dB
C/I_{1ST}	1 st 邻道抑制 C/I 1MHz	-25	-	-	dB
C/I_{2ND}	2 nd 邻道抑制 C/I 2MHz	-27	-	-	dB
C/I_{3RD}	3 rd 邻道抑制 C/I 3MHz	-36	-	-	dB
C/I_{CO}	同频信号 C/I (@250Kbps)	-	-	6	dB
C/I_{1ST}	1 st 邻道抑制 C/I 1MHz	-25	-	-	dB
C/I_{2ND}	2 nd 邻道抑制 C/I 2MHz	-27	-	-	dB
C/I_{3RD}	3 rd 邻道抑制 C/I 3MHz	-41	-	-	dB

表 12-5 RF 接收机参数

注：C/I 和 Blocking 测试，干扰信号使用单载波。

符号	参数	Min.	Typ.	Max.	Units
F_{xo}	晶振频率	-	12	-	MHz
ΔF	晶振频偏	-	20	60	ppm

表 12-6 振荡器参数

符号	参数	Min.	Typ.	Max.	Units
V_{IH}	IO 端口输入高电平	0.7VDD	-	-	V
V_{IL}	IO 端口输入低电平	-	-	0.4VDD	V
V_{OH}	IO 端口输出高电平(I _{OH} =4.0mA)	VDD-0.6	-	-	V
V_{OL}	IO 端口输出低电平(I _{OL} =6.0mA)	-	-	0.7	V

表 12-7 IO 端口 DC 参数

符号	参数	Min.	Typ.	Max.	Units
T_{Stol}	芯片从 SLEEP 模式进入 IDLE 模式时间	-	5	-	μs
T_{Ptol}	芯片从 POWER DOWN 模式进入 IDLE 模式时间	-	900	-	μs
T_{AFSet}	芯片使能发送或接收后射频前端建立时间	-	250	-	μs
T_{TxtoRx}	芯片发送数据包完成后切换为接收 ACK 状态射频前端建立时间 (ACK 使能)	-	250	-	μs
T_{RxtoTx}	芯片接收数据包完成后切换为发送 ACK 状态射频前端建立时间 (ACK 使能)	-	250	-	μs

表 12-8 芯片状态切换时间参数

第13章 术语解释

Term	Description
ACK	Acknowledgement
ART	Auto Re-Transmit
PTX	Primary TX
PRX	Primary RX
TX	Transmit
RX	Receive
ISM	Industrial-Scientific-Medical
GFSK	Gaussian Frequency Shift Keying
PID	Packet Identity Bits
CE	Chip Enable
IRQ	Interrupt Request
CSN	Chip Select NOT
SCK	Serial Clock
MOSI	Master Out Slave In
MISO	Master In Slave Out

表 13-1 术语解释